CI CD4027 - Flip-Flop JK
CI CD4027 – Flip-Flop JK Duplo – DIP-16
O CD4027 é um circuito integrado que contém dois flip-flops JK tipo mestre-escravo independentes, com saídas Q e Q̅ (complementar), entradas assíncronas de Set e Reset e entradas de clock. Muito utilizado em divisores de frequência, contadores, registradores e circuitos de controle sequencial.
Características:
-
Dois flip-flops JK completos no mesmo encapsulamento
-
Entradas independentes: J, K, Clock, Set e Reset
-
Saídas complementares Q e Q̅
-
Acionamento na borda do clock (triggered)
-
Operação síncrona e assíncrona
-
Compatível com lógica CMOS e TTL (dependendo da alimentação)
-
Baixo consumo de energia
Especificações Elétricas (típicas):
-
Tensão de operação (VDD): 3 V a 15 V
-
Tensão máxima suportada: 18 V
-
Corrente de saída máxima: ±10 mA
-
Frequência máxima de clock:
-
~8 MHz (VDD = 10 V)
-
~4 MHz (VDD = 5 V)
-
-
Tempo de propagação: ~200 ns (VDD = 10 V)
-
Temperatura de operação: -55°C a +125°C
Função Lógica (tabela de verdade simplificada):
| J | K | Clock ↑ | Q (próximo estado) |
|---|---|---|---|
| 0 | 0 | ↑ | Sem alteração |
| 0 | 1 | ↑ | 0 |
| 1 | 0 | ↑ | 1 |
| 1 | 1 | ↑ | Inverte Q |
-
Set = 1 força Q = 1 independentemente do clock
-
Reset = 1 força Q = 0 independentemente do clock
Pinagem (DIP-16):
| Pino | Função |
|---|---|
| 1 | Reset FF1 |
| 2 | Q FF1 |
| 3 | Q̅ FF1 |
| 4 | Clock FF1 |
| 5 | J FF1 |
| 6 | K FF1 |
| 7 | Set FF1 |
| 8 | GND |
| 9 | Set FF2 |
| 10 | K FF2 |
| 11 | J FF2 |
| 12 | Clock FF2 |
| 13 | Q̅ FF2 |
| 14 | Q FF2 |
| 15 | Reset FF2 |
| 16 | VDD (+) |
